Abstract:
Este trabajo busca realizar mejoras al flujo de diseño de circuitos integrados propuesto en
años anteriores, el cual utiliza las librerías de diseño de TSMC. Se busca también replicar el
flujo de diseño con mejoras implementadas, haciendo uso de las librerías de diseño educativas
de Synopsys.
Una de las principales mejoras realizadas al flujo de diseño es la simplificación de la
jerarquía de directorios que se utiliza para realizar tanto la síntesis lógica como la síntesis
física. Esto permite facilitar la comprensión del flujo de diseño a futuros integrantes de la
línea de investigación.
Dentro del flujo de diseño de TSMC, uno de los principales problemas, por el cual no
se ha logrado concluir el diseño del circuito, es la densidad de metal en distintas capas del
circuito; el problema consiste en que no se llega el requisito mínimo para fabricación. Sin
embargo, este año, se ha conseguido un runset a través del cual se debería de solucionar este
problema. Sin embargo a pesar de que este programa reduce el porcentaje de error, no lo
soluciona totalmente.
La implementación del flujo de diseño en las librerías de Synopsys fue exitoso, en lo
que se refiere a las etapas de síntesis lógica y síntesis física; sin embargo a través de la
verificación DRC no se obtuvieron los resultados deseados; se determinó que esto era un
problema del runset utilizado para realizar la verificación; dado que se realizaron múltiples
pruebas con circuitos simples, y en todos los casos en los que existía más de una celda se
obtenían múltiples errores. (LA)
