Abstract:
El presente trabajo de graduación refiere al funcionamiento de un nanochip con tecnología de 180nm montado en un FPGA Digilent Genesys Board con el fin de demostrar la síntesis lógica y obtener los resultados esperados. Se utiliza el software ISE Design Suite 14.7 para Windows 11, en donde se crea un nuevo proyecto para importar el archivo verilog de la síntesis lógica proveniente del grupo de trabajo encargado de la automatización del proceso de la creación del nanochip. Se crean los blackboxes o módulos de las compuertas que hacen falta para que el FPGA Digilent Genesys Board realice sin error la síntesis y poner en práctica la estrategia de trabajo.
Se ejecuta ISim Simulator para la verificación del funcionamiento de la máquina de estados finito y posteriormente se utiliza una TIVA C, siendo la electrónica externa en donde recibe y procesa las señales provenientes del FPGA Digilent Genesys Board para automatizar la máquina de estados finito y mediante comunicación serial transmitir y recibir datos de una aplicación ejecutada en una computadora. Se diseña una aplicación en Python en donde se utilizan las librerías de Pyserial para recibir el bus de datos del microcontrolador vía comunicación serial y utilizando la líbreria de Pyttsx3 para convertir las cadenas de texto a audio y con esto lograr el sintetizador digital.
(A)
