Abstract:
Este trabajo se basa en optimizar el proceso de automatización para la síntesis física
además de optimizar el script ya existente para la generación del HDL. Esto se logra mejorando el proceso iniciado por las iteraciones pasadas de estas etapas del desarrollo de un IC.
Dado que ya se han realizado iteraciones en años pasados, se realizó una réplica de
los trabajos anteriores con el fin de analizar de los resultados y utilizarlos como base para
optimizar la síntesis física. Para realizar este trabajo se utilizó un script basado en bash,
el cual utiliza la herramienta IC Compiler II para realizar la síntesis física, este proceso se
probó con circuitos como: not, ALU y el chip de 180nm.
Para optimizar el script ya existente para la generación del HDL se realizó una actualización a python 3 y luego se optimizó, este HDL es la base para la realización de la síntesis lógica. El proceso para realizar el chip esta dividido por lo que se realizó un interfaz gráfica que una todas las fases, esta son síntesis lógica, síntesis física y verificaciones. Estas fases se integraron en la automatización del flujo, para esta integración se verificó que los archivos generados de la fase previa funcionen para la fase para siguiente.
En la fase de síntesis física se encontraron errores, los cuales se solucionaron, entre estos
errores se destacan: reglas de diseño y densidad de metales, para las reglas de diseño se
añadió las reglas faltantes con comandos más específicos además de corregir algunas reglas.
Para corregir los errores de densidad de metales, se exploraron varios métodos, de los cuales destaca el uso del comando signoff para el relleno de metal. En este método se realizó la conversión de un runset de calibre a runset válido para las herramientas de calibre, este proceso de relleno de metal se hizo de forma iterativa hasta corregir los errores.
(A)
