Abstract:
El objetivo de esta investigación es mejorar la síntesis física actual, como parte del flujo
de diseño para el desarrollo de circuitos integrados digitales a nanoescala. Esta por ser la
tercera iteración del proyecto, para realizar el flujo de diseño, se cuenta con la documentación de las promociones pasadas. El primer paso para realizar este proyecto es el análisis de los resultados anteriores. Para hacer esto se replicarán los trabajos realizados anteriormente por los ingenieros: Luis Nájera y Luis Abadilla, que fueron los encargados de la síntesis física en su respectiva promoción. Luego de esto se migrarán estos procesos de la herramienta de Custom Compiler I a Custom Compiler II. Además se verificarán las librerías de TSMC que se están utilizando para corroborar que estén actualizadas y sean compatibles con el proceso de manufactura para el que se está diseñando.
Para etapa de verificación y validación de los resultados se realizarán los siguientes tres
procesos de verificación: Design Rule Check, Electrical Rule Check y Antenna Rule Check.
Para estos procesos de verificación también se cuenta con la documentación de los trabajos
de los ingenieros Matthias Sibrian y Marvin Flores. Con las librerías en orden en conjunto
con la síntesis física concluida, se estarán haciendo múltiples pruebas con diferentes circuitos eléctricos digitales como: una compuerta NOT, una compuerta XOR, un Full Adder, una Unidad Aritmética Lógica (ALU), un contador de 4 bits, una memoria RAM y un chip de diseño personalizado. Estos cinco circuitos serán pasados por el proceso de síntesis física y las verificaciones mencionadas anteriormente para validar que los resultados obtenidos por la síntesis física se puedan manufacturar por la empresa TSMC.
(A)
