Diseño de un circuito integrado con tecnología de 180 nm utilizando librerías de diseño de TSMC: implementación de un alternativo flujo de diseño proporcionado por Synopsys con las herramientas de Formality y Design Compiler.

Abstract

En el presente trabajo se explica el proceso que se llevó a cabo en la implementación de un nuevo flujo de diseño para la creación de un nanochip con tecnología de 180 nm, propor-cionado por Synopsys, apoyándonos con las librerías de TSMC. El propósito de un nuevo flujo de diseño es poder dejar esta implementación para iteraciones nuevas con las siguientes generaciones. Como resultado se obtuvieron más ventajas al momento de la creación de un nanochip, gracias a la guía estructurada de pasos y así mismo por tener herramientas no descontinuadas y actualizadas. Para realizar la implantación del flujo de diseño en este trabajo, se utilizaron las herra-mientas provisionadas por la empresa de Synopsys. Se necesitaron de varias herramientas con las cuales, en su mayoría, fueron utilizadas con anterioridad. Sin embargo, hay cuatro nuevas herramientas (Prime time, Tetra Max, Design Compiler, Formality), que se repar-tieron en el grupo de trabajo. Las herramientas a desarrollar en este trabajo son: Formality para la etapa de síntesis lógica; comparando los resultados de dos diseños y detectando dife-rencias inesperadas con el archivo verilog. Design Compiler se utilizó en la etapa de síntesis lógica y la optimización de diseño representado una parte pequeña de su lógica. (A)