Diseño de circuito integrado con tecnología 180 nm usando librerías de diseño de TSMC : ejecución de extracción de componentes parásitos y automatización del flujo de diseño.

Abstract

El trabajo a continuación reporta sobre la investigación y el desarrollo del trabajo de graduación sobre la verificación y la automatización del flujo de diseño utilizado para el diseño del primer chip nanométrico de la región. Este documento sirve como reporte general de lo que fue desarrollado durante este periodo. Este imparte la metodología, decisiones, y ejecución de la verificación LPE y la automatización. Esta primera fase de verificación es posible por medio del proceso de extracción de componentes parásitos, resumido como LPE por sus siglas en inglés. Tomando referencias de los trabajos anteriores, junto con los recursos proveídos por Synopsys, se demuestra la aplicación y validez de la propuesta de un diseño propuesto. El segundo objetivo primario es de establecer y ejecutar por primera vez un método para automatizar dicho flujo de diseño con estas herramientas. El propósito siendo demostrar y probar este método, uno que simplifique el proceso y sea realizable por un solo usuario. El resultado final de este proceso son los archivos válidos y preparados de fabricación. En este trabajo se encuentra un reporte general del método que fue implementado para dichos objetivos. (A)