Publicación:

Corrección de anillo de entradas/salidas y pruebas de antenna y ERC para la definición del flujo de diseño del primer chip con tecnología nanométrica desarrollado en Guatemala.

Resumen

El flujo de diseño de un circuito integrado puede definirse como una serie de pasos a seguir para la obtención de los planos utilizados para su fabricación a partir de su diseño en un lenguaje descriptor de hardware. Este flujo de diseño se puede dividir en dos grandes secciones: síntesis lógica y síntesis física. Este trabajo se enfoca en la implementación del anillo de entradas/salidas y en la corrida de pruebas de antena y reglas de diseño eléctrico, las cuales son verificaciones físicas que el circuito integrado debe pasar para poder ser fabricado. En el proceso de implementación del anillo, se escogen los pads de entrada/salida adecuados para la aplicación que necesitamos, también se crean los pads de voltaje y tierra. También se busca evitar los efectos de antena, los cuales pueden dañar los gates de los transistores durante la fabricación de pasos de grabado de plasma a través de la acumulación de exceso de carga en cables metálicos que no están conectados a los nodos de unión PN, estos efectos pueden aumentar la fuga del gate de un transistor, cambiar el voltaje de umblar y reducir el tiempo de vida del mismo. Para realizar las pruebas de antena, se ejecutan dos archivos principales: el runset de antena en la herramienta IC Validator y el archivo con las reglas de antena, en la herramienta IC Compiler. Por último, se verifican las reglas de diseño eléctico o ERC, son seis reglas principales las que se verifican: Path check, ntap check, MOS s/d power and ground check, Gate directly connecting to power or ground, Floating Gate y Floating Well. Estas seis reglas que se describen en detalle más adelante se verifican en el proceso de LVS. Al realizar las verificaciones de estas reglas se generan varios archivos de resultados, el archivo que sirve para interpretar los resultados de las reglas de diseño eléctrico son los errores de Layout. (A)