Publicación:
Automatización del flujo de diseño de un nanochip elaborado con librerías de diseño de TSMC de tecnología de 65 nanómetros

dc.contributor.authorMora Argueta, Juan Pablo
dc.contributor.datamanagerDe Los Santos, Jonathan
dc.date.accessioned2026-03-06T17:44:27Z
dc.date.issued2025
dc.descriptionFormato PDF digital — 66 páginas — incluye gráficos, tablas y referencias bibliográficas.
dc.description.abstractEn el presente trabajo se abordó la mejora y automatización de procesos relacionados con la instalación y ejecución de herramientas de diseño electrónico y software de automatización, utilizando entornos Linux y contenedores. El objetivo fue optimizar la implementación de pipelines de integración continua y la configuración de entornos seguros para el uso de herramientas avanzadas de Synopsys y tecnologías relacionadas, como Docker y Apptainer. Inicialmente, se evaluaron y actualizaron los estándares de seguridad en scripts de instalación, incluyendo configuraciones globales e individuales para SSH en conexiones SFTP, así como la descarga e instalación manual mediante interfaces gráficas. Posteriormente, se exploró el uso de Apptainer como alternativa a Docker, destacando la creación y personalización de contenedores capaces de ejecutar herramientas de Synopsys, incluyendo la depuración de imágenes con permisos de root y el ajuste de variables de entorno. En la siguiente etapa, se configuró un servidor Jenkins, abordando tanto su instalación como la personalización inicial y la creación de pipelines desde su interfaz. Se diseñó una estructura de archivos estandarizada para la automatización de procesos, enfocándose en la organización eficiente de librerías y scripts para pipelines de diseño electrónico automatizado (EDA). Los resultados incluyeron la optimización del flujo de instalación y ejecución de pro gramas de Synopsys dentro de Apptainer, una configuración más segura de los entornos de trabajo y una metodología estructurada para el diseño y uso de pipelines. Como propuestas futuras, se planteó una mayor automatización de procesos, incluyendo la generación dinámica de scripts y una mejora en la interoperabilidad entre herramientas. Esto permitirá reducir la intervención manual y aumentar la eficiencia en proyectos de diseño automatizado.spa
dc.description.abstractThis work addressed the improvement and automation of processes related to the insta llation and execution of electronic design tools and automation software, using Linux envi ronments and containers. The objective was to optimize the implementation of continuous integration pipelines and the configuration of secure environments for the use of advanced Synopsys tools and related technologies such as Docker and Apptainer. Initially, security standards in installation scripts were evaluated and updated, including global and individual configurations for SSH in SFTP connections, as well as the manual download and installation through graphical interfaces. Subsequently, the use of Apptainer as an alternative to Docker was explored, highlighting the creation and customization of containers capable of running Synopsys tools, including the debugging of images with root permissions and the adjustment of environment variables. In the next stage, a Jenkins server was configured, addressing both its installation and initial customization, as well as the creation of pipelines from its interface. A standardized file structure was designed for process automation, focusing on the e!cient organization of libraries and scripts for automated electronic design (EDA) pipelines. The results included the optimization of the installation and execution flow of Synopsys programs within Apptainer, a more secure configuration of working environments, and a structured methodology for designing and using pipelines. Future proposals include further automation of processes, such as the dynamic generation of scripts and improvements in tool interoperability. This approach will reduce manual intervention and increase e!ciency in automated design projects.eng
dc.description.degreelevelPregrado
dc.description.degreenameLicenciado en Ingeniería Mecatrónica
dc.format.extent66 p.
dc.format.mimetypeapplication/pdf
dc.identifier.urihttps://repositorio.uvg.edu.gt/handle/123456789/6332
dc.language.isospa
dc.publisherUniversidad del Valle de Guatemala
dc.publisher.branchCampus Central
dc.publisher.facultyFacultad de Ingeniería
dc.publisher.placeGuatemala
dc.publisher.programLicenciatura en Ingeniería Mecatrónica
dc.relation.referencesJ. de los Santos, “Diseño de un sumador/restador completo de 32 bits con tecnología CMOS en un proceso de 28 nanómetros usando aplicaciones de diseño de la empresa Synopsys,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2014.
dc.relation.referencesS. H. R. Vásquez, “Definición del Flujo de Diseño para Fabricación de un Chip con Tecnología VLSI CMOS,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2019.
dc.relation.referencesL. A. N. Vásquez, “Implementación de circuitos sintetizados a nivel netlist a partir de un diseño en lenguaje descriptivo de hardware como primer paso en el flujo de diseño de un circuito integrado,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2019.
dc.relation.referencesJ. N. R. Orellana, “Definición del flujo en la herramienta VCS para la simulación de HDLs en la Fabricación de un Chip con Tecnología Nanométrica CMOS,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2020.
dc.relation.referencesM. G. F. Espino, “Corrección de anillo de entradas/salidas y pruebas de antenna y ERC para la definición del flujo de diseño del primer chip con tecnología nanométrica desarrollado en Guatemala,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2020.
dc.relation.referencesT. S. M. Company, Taiwan Semiconductor Manufacturing Company, Accessed: 2024 05-30, 2024. dirección: https://www.tsmc.com/english.
dc.relation.referencesP. A. Mendizábal, “Automatización del proceso de instalación de software de Synopsys e implementación de mejoras utilizando contenedores,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesC. Letona, “Diseño de un circuito integrado con tecnología de 180 nm usando librerías de diseño de TSMC: uso avanzado de StarRC para la generación de un archivo HSPICE con componentes parásitos para su correcta simulación,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesD. R. E. Pirir, “Diseño e implementación de interfaz gráfica de la automatización de las fases de diseño de un circuito integrado y uso avanzado de IC Compiler II,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesL. R. G. Velásquez, “Procesamiento de las señales generadas por un circuito integrado con tecnología de 180nm usando librerías de diseño de TSMC montado en un FPGA Digilent Genesys Board demostrando el funcionamiento mediante una aplicación y sintetizador digital,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesS. A. S. Farrington, “Automatización de las verificaciones físicas de un circuito inte grado con tecnología de 180 nm utilizando librerías de diseño de TSMC,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesA. Aguilar, “Automatización de la etapa de síntesis lógica y creación de archivos Veri log para pruebas físicas en un FPGA Genesys Xilinx Virtex-5 LX50T y automatización de la verificación extracción de parásitos,” en Trabajo de graduación en modalidad de Tesis, Facultad de Ingeniería, Universidad del Valle de Guatemala, 2022.
dc.relation.referencesElton Stoleman, Docker volume mounts, Accessed: 2024-05-07, 2024. dirección: https: //blog.sixeyed.com/docker-volumes-on-windows-the-case-of-the-g-drive/.
dc.relation.referencesO. Foundation, Dockerfile para crear la imagen de node:18, Accessed: 2024-06-04, 2024. dirección: https://github.com/nodejs/docker-node/blob/main/18/alpine3.20/ Dockerfile.
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2
dc.rights.licenseAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.urihttps://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject.armarcSystems software
dc.subject.armarcIngeniería de software
dc.subject.armarcSeguridad informática
dc.subject.armarcConfiguration management
dc.subject.armarcOperating systems (Computers)
dc.subject.armarcDiseño asistido por computadora
dc.subject.armarcSoftware configuration management
dc.subject.ddc620 - Ingeniería y operaciones afines::629 - Otras ramas de la ingeniería
dc.subject.ocde2. Ingeniería y Tecnología
dc.subject.odsODS 9: Industria, innovación e infraestructura. Construir infraestructuras resilientes, promover la industrialización inclusiva y sostenible y fomentar la innovación
dc.titleAutomatización del flujo de diseño de un nanochip elaborado con librerías de diseño de TSMC de tecnología de 65 nanómetros
dc.title.translatedAutomation of the design flow of a nanochip developed using TSMC design libraries in 65-nanometer technology
dc.typeTrabajo de grado - Pregrado
dc.type.coarhttp://purl.org/coar/resource_type/c_7a1f
dc.type.coarversionhttp://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.contentText
dc.type.driverinfo:eu-repo/semantics/bachelorThesis
dc.type.versioninfo:eu-repo/semantics/publishedVersion
dc.type.visibilityPublic Thesis
dspace.entity.typePublication

Archivos

Bloque original

Mostrando 1 - 1 de 1
Cargando...
Miniatura
Nombre:
Juan Pablo Mora Argueta.pdf
Tamaño:
8.19 MB
Formato:
Adobe Portable Document Format

Bloque de licencias

Mostrando 1 - 1 de 1
Cargando...
Miniatura
Nombre:
license.txt
Tamaño:
14.49 KB
Formato:
Item-specific license agreed upon to submission
Descripción: