dc.contributor.author |
Ruano Orellana, Jefferson Noel |
|
dc.date.accessioned |
2024-06-12T22:31:02Z |
|
dc.date.available |
2024-06-12T22:31:02Z |
|
dc.date.issued |
2020 |
|
dc.identifier.uri |
https://repositorio.uvg.edu.gt/xmlui/handle/123456789/5085 |
|
dc.description |
Tesis. Licenciatura en Ingeniería Electrónica. Facultad de Ingeniería (57 p.). |
en_US |
dc.description.abstract |
El proyecto general, bajo el cual se encuentra el siguiente trabajo, se enfoca en la depu ración y optimización de un flujo de diseño para la elaboración de un chip nanométrico con
tecnología CMOS. El flujo de diseño general propuesto consta de 10 pasos generales con los
que se busca tener un circuito listo para la fabricación al final del proceso.
El presente trabajo se enfoca en el paso no. 4 del flujo de diseño general propuesto,
con el objetivo principal de optimizar y depurar el flujo de diseño específico para la prueba
y simulación de archivos HDL y esquemáticos generados en la herramienta Design Vision.
Para alcanzar dicho objetivo se utilizaron las herramientas VCS y Verdi.
Se realizaron distintas pruebas utilizando varios circuitos con el fin de poder validar
cada uno de los flujos de diseños propuestos para poder alcanzar el objetivo general de este
trabajo. Cada uno de los comandos, librerías y software utilizado en este trabajo se describen
a detalle con el fin de poder ser utilizado como una guía para estudiantes interesados en
trabajar en el diseño y desarrollo de chips nanométricos. |
en_US |
dc.language.iso |
es |
en_US |
dc.publisher |
Universidad del Valle de Guatemala |
en_US |
dc.subject |
Nanotecnología |
en_US |
dc.subject |
Electrónica |
en_US |
dc.subject |
Electronics |
en_US |
dc.subject |
Electronics -- Guatemala -- Technological innovation |
en_US |
dc.title |
Definición del flujo en la herramienta VCS para la simulación de HDLs en la Fabricación de un Chip con Tecnología Nanométrica CMOS. |
en_US |
dc.type |
Public Thesis |
en_US |