Diseño de un circuito integrado con tecnología de 180 nm usando librerías de diseño de TSMC: ejecución de la fase de verificación física Layout vs Schematic (LVS).

Abstract

Este trabajo desarrolla el proceso de ejecución para el módulo de verificación física, Layout Versus Schematic (LVS), en el proceso de diseño de un circuito a nano escala. Tiene como finalidad, definir el flujo correcto y el método más eficiente para la ejecución del LVS, tomando en consideración las actualizaciones que tuvieron los programas utilizados en este proceso. Para poder realizar esta verificación física se hizo una revisión de la literatura actualizada, ya que en años anteriores se había definido el proceso adecuado con las herramientas vigentes en ese momento, tales como Custom Compiler, ICC, IC Validator, entre otras. Sin embargo, estas herramientas se actualizaron y los procesos que antes se utilizaban deben modificarse para obtener los resultados esperados y continuar con las fases de diseño. Siguiendo las guías de instrucciones proveídas en investigaciones anteriores y las User Guides de TSMC paso a paso, se encontraron distintos retos, principalmente en los tipos de archivos compatibles con las nuevas versiones de los programas utilizados. A pesar de esto, se logró modificar los archivos necesarios para obtener los resultados esperados en esta etapa de diseño y poder continuar con el flujo del proyecto. El proceso que se mostrará en este documento es una explicación a detalle de cómo se debe ejecutar el LVS para cualquier circuito. Esto parte de la participación de la síntesis física y síntesis lógica y los archivos de salida que estos generan. Se explica el proceso para obtener los archivos necesarios para la ejecución de LVS, las complicaciones con los mismos y la manera de solucionarlo. Se mostrará el proceso realizado en circuitos básicos como las compuertas NOT y XOR, en circuitos con complejidad media, como un Full Adder y una ALU, hasta circuitos más completos como lo son un Counter de 4 bits y una memoria RAM. Finalmente, se analizarán los resultados obtenidos como archivos de salida al ejecutar el LVS, los desafíos que se encontraron en todas las fases de este proceso, la manera de como resolverlos hasta lograr los resultados esperados. (A)