Impacto del ruido por acople capacitivo en las violaciones de estado en nodos con operación subumbral en sistemas de 180, 90 y 65 nanómetros.

Abstract

En 1958 Jack Kilby construyó el primer circuito integrado, que consistía en dos transistores, capacitores y resistencias, con interconexiones soldadas a mano. Actualmente, un procesador de Intel tiene varios miles de millones de transistores a nivel nanoscópico. Conforme se reduce el tamaño de los transistores, también se vuelven más rápidos, eficientes y baratos (Harris & Weste, 2011). Sin embargo, esta reducción de tamaño implica que las interconexiones se acercan más y los acoples capacitivos incrementan. Este trabajo aborda este problema pues busca encontrar cómo se ve afectado el funcionamiento de los circuitos debido al ruido por acople capacitivo con distintas tecnologías. Específicamente se hizo un análisis de los circuitos operando en condiciones superumbral y subumbral, pues es una técnica comúnmente utilizada para ahorrar potencia con la restricción de que la operación es más lenta. Este trabajo consiste en hacer un análisis temporal y de integridad de las señales en circuitos con miles de transistores en operación subumbral, y con distintas tecnologías. Para esto se requirió trabajar con varias herramientas de Synopsys en la plataforma de distribución de Linux llamada CentOS. Se instalaron las versiones más recientes de las herramientas requeridas y se modificaron los runsets y se crearon scripts conforme fue necesario. Para esto se consultaron los manuales de usuario y se trabajó acorde a las indicaciones que estos proporcionaban. Cuando se encontró el flujo de análisis apropiado se logró usar las herramientas de Synopsys exitosamente. Luego de haber obtenido un flujo de análisis funcional se realizó un trabajo de investigación usando un circuito módulo generador de señal PWM con el que se obtuvo la cantidad de violaciones en nodos cuando este se encuentra en operación superumbral y subumbral usando el script hecho en NanoTime de Synopsys. Para esto se obtuvo la curva de transferencia DC para una compuerta inversora en ambos modos de operación y con esto se elaboró la curva de rechazo de ruido para una compuerta inversora usando HSPICE. Adicionalmente, se obtuvo la curva de rechazo de ruido para un D Flip-flop de flanco negativo. Además con un circuito que consiste de tres compuertas inversoras, siendo las de los extremos las agresoras y la del centro la víctima, se fue aumentando el largo de las interconexiones y se determinó el ruido inyectado por los dos agresores hacia la víctima con NanoTime. Al analizar las violaciones de estado en el módulo generador de señal PWM se encontró un incremento de violaciones en operación subumbral versus superumbral. Sin embargo, no hubo ningún error en la salida del D Flip-flop de flanco negativo del módulo generador de señal PWM lo que indica que no hay fallos de funcionamiento.